Aufgabe $3\mathrm{.}2$: Erzeugung von Testeingaben

a$)$ Testen Sie das Beispielprogramm. $($Hierzu ist nichts abzugeben.$)$

b$)$ Modifizieren Sie das Beispielprogramm so$,$ dass der nachfolgende Signalverlauf erzeugt wird.

Durchg$$ngig schwarz bedeutet $\text{'}$X$\text{'}.($Abgabe des Listings des Beispielprogramms.$)$ library ieee;

use ieee.std$\_$logic$\_1164.$all;

use work.slvstr$\_$pack.all; $--$ Str$-$Funktion aus der

$--$ Aufgabenloesung zuvor

entity testeingabe is end entity;

architecture a of testeingabe is

type t$\_$testdat is array $($natural range of

std$\_$logic$\_$vector$(7$ downto $0)$;

constant testdat: t$\_$testdat$(0$ to $9)$ :$=$

$(0=>"01100111",1=>"01110111",$

$2=>"01010111",3=>"10010101",$

$4=>"11000011",5=>"10010100",$

$6=>"00101011",7=>"00100011",$

$8=>"00100111",9=>"00101101")$;

signal x: std$\_$logic$\_$vector$(7$ downto $0)$;

signal T: std$\_$logic :$=\text{'}0\text{'}$;

begin

Eingabeprozess: process

begin

for idx in testdat'range loop

report $"$x$="$ & str$($x$)$;

x others$=>\text{'}$X$\text{'})$ after $1$ ns$,$ testdat$($idx$)$ after $3$ ns;

wait for $5$ ns; T ;

wait for $5$ ns; T ;

end loop;

wait;

end process;

end architecture;