Diagram: Single cycle execution 0 2 46 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42ns IF regl ALU DATA regl IF regl ALU |DATA regl IF regl ALU DATA reg Pipelined Execution IF regl ALU | DATA regI AL DATA regI IF IF |regl ALU | DATA [regI 0 2 46 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38ns