$//$ max$2.$sv

module max$2$

$($

input logic $[7$:$0]$ A$,$

input logic $[7$:$0]$ B$,$

output logic $[7$:$0]$ Z

$)$;

assign Z $=$ A ; $//$ FIXME

endmodule $//$max$2$